Signal Name Total Product Terms Product Terms Location Power Mode Pin Number PinType Pin Use
chip_comp/Datasig<0> 18  18_1 18_2 18_3 18_4 18_5 1_1 1_2 1_3 1_4 1_5 2_1 2_2 2_3 2_4 2_5 3_2 3_3 3_4 MC1 STD   (b) (b)
(unused) 0   MC2     (b) (b)
RCLK4_B<0> 1  3_1 MC3 STD 60 I/O O
chip_comp/Datasig<4> 8  4_1 4_2 4_3 4_4 4_5 5_2 5_3 5_4 MC4 STD   (b) (b)
RST4n_B<1> 1  5_1 MC5 STD 61 I/O O
(unused) 0   MC6     (b)  
(unused) 0   MC7     (b)  
(unused) 0   MC8     (b)  
(unused) 0   MC9     (b)  
D_OEn_B<1> 1  10_1 MC10 STD 64 I/O O
RCLK4_B<1> 1  11_1 MC11 STD 66 I/O O
RST4n_B<2> 1  12_1 MC12 STD 68 I/O O
(unused) 0   MC13     (b) (b)
D_OEn_B<2> 1  13_1 MC14 STD 69 I/O O
chip_comp/Datasig<2> 18  14_1 14_2 14_3 14_4 14_5 15_1 15_2 15_3 15_4 15_5 16_1 16_2 16_3 16_4 16_5 17_2 17_3 17_4 MC15 STD   (b) (b)
(unused) 0   MC16     (b) (b)
RCLK4_B<2> 1  17_1 MC17 STD 70 I/O O
(unused) 0   MC18     (b) (b)

Signals Used By Logic in Function Block
  1. CLK_40MHZ
  2. HFn_B<0>
  3. HFn_B<1>
  4. HFn_B<2>
  5. HFn_B<3>
  6. RST4n_B<1>
  7. RST4n_B<2>
  8. chip_comp/ACQENnB0Reg<0>
  9. chip_comp/ACQENnB0Reg<2>
  10. chip_comp/ACQENnB1Reg<0>
  11. chip_comp/ACQENnB1Reg<2>
  12. chip_comp/ACQENnB2Reg<0>
  13. chip_comp/ACQENnB2Reg<2>
  14. chip_comp/ACQENnB3Reg<0>
  15. chip_comp/ACQENnB3Reg<2>
  16. chip_comp/Datasig<0>
  17. chip_comp/Datasig<2>
  18. chip_comp/Datasig<4>
  19. chip_comp/ENABLEn_BReg<0>
  20. chip_comp/ENABLEn_BReg<2>
  21. chip_comp/GenDataCMD
  22. chip_comp/LinkStablished
  23. chip_comp/StatusDataSel<0>
  24. chip_comp/StatusDataSel<1>
  25. chip_comp/StatusDataSel<2>
  26. chip_comp/StatusDataSel<3>
  27. chip_comp/StatusDataSel<4>
  28. chip_comp/TXREADOUTSTATE_FFd1
  29. chip_comp/TXREADOUTSTATE_FFd2
  30. chip_comp/TXREADOUTSTATE_FFd3
  31. chip_comp/TXREADOUTSTATE_FFd4
  32. chip_comp/TimerInterval<0>