Pin Freeze File:  version I.31

95288XL144 XC95288XL-7-TQ144
CLK_40MHZ S:PIN30
CTRL_OK S:PIN91
CTRL S:PIN31
HFn_B<0> S:PIN2
HFn_B<1> S:PIN3
HFn_B<2> S:PIN4
HFn_B<3> S:PIN5
LOCKED S:PIN93
POR S:PIN143
ACLK S:PIN27
ACQENnB0<0> S:PIN24
ACQENnB0<1> S:PIN20
ACQENnB0<2> S:PIN15
ACQENnB0<3> S:PIN11
ACQENnB1<0> S:PIN33
ACQENnB1<1> S:PIN21
ACQENnB1<2> S:PIN16
ACQENnB1<3> S:PIN12
ACQENnB2<0> S:PIN34
ACQENnB2<1> S:PIN22
ACQENnB2<2> S:PIN17
ACQENnB2<3> S:PIN13
ACQENnB3<0> S:PIN35
ACQENnB3<1> S:PIN23
ACQENnB3<2> S:PIN19
ACQENnB3<3> S:PIN14
ADCRST S:PIN100
SYSCLK S:PIN25
RCLK3 S:PIN28
uD_OEn_B<1> S:PIN120
uD_OEn_B<0> S:PIN119
DAC_CSn_B<1> S:PIN80
DAC_CSn_B<0> S:PIN79
DAC_CSn_B<3> S:PIN82
DAC_CSn_B<2> S:PIN81
uD_OEn_B<3> S:PIN124
uD_OEn_B<2> S:PIN121
uDw<7> S:PIN125
uDw<6> S:PIN126
uDw<5> S:PIN128
uDw<4> S:PIN129
uDw<3> S:PIN130
uDw<2> S:PIN131
uDw<1> S:PIN132
uDw<0> S:PIN133
DAC_SCLK S:PIN78
DAC_LOADn S:PIN76
DAC_DIN S:PIN77
DR0 S:PIN96
DR1 S:PIN97
D_OEn_B<0> S:PIN59
D_OEn_B<1> S:PIN64
D_OEn_B<2> S:PIN69
D_OEn_B<3> S:PIN74
DATA<0> S:PIN57
DATA<1> S:PIN56
DATA<2> S:PIN54
DATA<3> S:PIN53
DATA<4> S:PIN52
DATA<5> S:PIN51
DATA<6> S:PIN50
DATA<7> S:PIN49
DATA<8> S:PIN48
DATA<9> S:PIN46
DATA<10> S:PIN45
DATA<11> S:PIN44
DATA<12> S:PIN43
DATA<13> S:PIN41
DATA<14> S:PIN40
DATA<15> S:PIN39
ENABLEn_B<0> S:PIN88
ENABLEn_B<1> S:PIN87
ENABLEn_B<2> S:PIN86
ENABLEn_B<3> S:PIN85
PT0 S:PIN94
PT1 S:PIN95
RCLK4_B<1> S:PIN66
RCLK4_B<0> S:PIN60
RCLK4_B<2> S:PIN70
RCLK4_B<3> S:PIN75
RESETn S:PIN105
RST4n_B<0> S:PIN58
RST4n_B<1> S:PIN61
RST4n_B<2> S:PIN68
RST4n_B<3> S:PIN71
RST_TIMERn S:PIN106
SYNCn S:PIN134
TCLK S:PIN26
TMODE S:PIN98


;The remaining section of the .gyd file is for documentation purposes only.
;It shows where your internal equations were placed in the last successful fit.

PARTITION FB1_1 chip_comp/TCLKCounter<0> chip_comp/TCLKCounter<1> chip_comp/TCLKCounter<9> chip_comp/TCLKCounter<8>
		 ACQENnB0sig<1> ACQENnB1sig<1> chip_comp/TCLKCounter<2> ACQENnB2sig<1>
		 chip_comp/TCLKCounter<3> ACQENnB3sig<1> chip_comp/TCLKCounter<7> ACQENnB0sig<0>
		 chip_comp/TCLKCounter<6> CLK_40MHZsig$BUF0 TCLKsig chip_comp/TCLKCounter<5>
		 ACLKsig chip_comp/TCLKCounter<4>
PARTITION FB2_5 ACQENnB0sig<3> ACQENnB1sig<3>
PARTITION FB2_8 ACQENnB2sig<3>
PARTITION FB2_10 ACQENnB3sig<3>
PARTITION FB2_12 ACQENnB0sig<2> chip_comp/ACQENnB2Reg<3> ACQENnB1sig<2> ACQENnB2sig<2>
		 chip_comp/ACQENnB1Reg<3> ACQENnB3sig<2> chip_comp/ACQENnB0Reg<3>
PARTITION FB3_1 EXP18_ CLK_40MHZsig$BUF1 chip_comp/TXMAINSTATE_FFd1 chip_comp/TCLKsig_1
		 chip_comp/SimulData<9> chip_comp/ADCRestCMD chip_comp/ACLKCounter<2> chip_comp/ACLKCounter<1>
		 chip_comp/TimerInterval<1> chip_comp/StatusDataSel<1> chip_comp/SamplingClock<1> chip_comp/ACLKCounter<8>
		 chip_comp/ACLKCounter<7> chip_comp/ACLKCounter<6> ACQENnB1sig<0> chip_comp/ACLKCounter<3>
		 chip_comp/ACLKCounter<4> chip_comp/ACLKCounter<5>
PARTITION FB4_4 chip_comp/CommandAvailable chip_comp/TCLKCounter<10> chip_comp/CommandReceived<6> chip_comp/CommandReceived<5>
		 chip_comp/CommandReceived<4> chip_comp/CommandReceived<3> chip_comp/CommandReceived<2> chip_comp/CommandReceived<1>
		 chip_comp/CommandReceived<15> chip_comp/CommandReceived<14> chip_comp/CommandReceived<13> chip_comp/CommandReceived<12>
		 chip_comp/CommandReceived<11> chip_comp/CommandReceived<10> chip_comp/CommandReceived<0>
PARTITION FB5_1 chip_comp/Datasig<9> ACQENnB2sig<0> EXP19_
PARTITION FB5_5 ACQENnB3sig<0>
PARTITION FB5_8 EXP20_ DATA_TSsig Datasig<15> chip_comp/Datasig<14>
		 Datasig<14> chip_comp/ACLKCounter<0> Datasig<13> Datasig<12>
		 chip_comp/Datasig<12> Datasig<11> EXP21_
PARTITION FB6_1 chip_comp/ReceiveCommandComp/sr<3> chip_comp/ReceiveCommandComp/sr<2> chip_comp/ReceiveCommandComp/sr<1> chip_comp/ReceiveCommandComp/sr<19>
		 chip_comp/ReceiveCommandComp/sr<18> chip_comp/ReceiveCommandComp/sr<17> chip_comp/ReceiveCommandComp/sr<16> chip_comp/ReceiveCommandComp/sr<15>
		 chip_comp/ReceiveCommandComp/sr<14> chip_comp/ReceiveCommandComp/sr<13> chip_comp/ReceiveCommandComp/sr<12> chip_comp/ReceiveCommandComp/sr<11>
		 chip_comp/ReceiveCommandComp/sr<10> chip_comp/ReceiveCommandComp/sr<0> chip_comp/ReceiveCommandComp/clr_sr chip_comp/CommandReceived<9>
		 chip_comp/CommandReceived<8> chip_comp/CommandReceived<7>
PARTITION FB7_1 EXP22_ chip_comp/Datasig<10> Datasig<10> EXP23_
		 Datasig<9> EXP24_ chip_comp/Datasig<5> EXP25_
		 EXP26_ EXP27_ chip_comp/Datasig<7> Datasig<8>
		 EXP28_ EXP29_ Datasig<7> EXP30_
		 chip_comp/Datasig<8> EXP31_
PARTITION FB8_1 chip_comp/SimulData<7> DAC_DINsig$BUF3 DAC_DINsig$BUF4 chip_comp/SimulData<14>
		 DAC_DINsig$BUF5 chip_comp/TXMAINSTATE_FFd2 chip_comp/LinkStablished DAC_DINsig$BUF6
		 chip_comp/GenDataCounter<6> SYNCnsig chip_comp/GenDataCounter<5> chip_comp/GenDataCounter<4>
		 chip_comp/GenDataCounter<3> chip_comp/GenDataCounter<2> chip_comp/GenDataCounter<1> chip_comp/TXREADOUTSTATE_FFd1
		 chip_comp/TXREADOUTSTATE_FFd3 chip_comp/Datasig<13>
PARTITION FB9_1 chip_comp/TXREADOUTSTATE_FFd4 Datasig<6> Datasig<5> EXP32_
		 Datasig<4> Datasig<3> chip_comp/GenDatasig Datasig<2>
		 EXP33_ chip_comp/Datasig<15> Datasig<1> Datasig<0>
		 chip_comp/TXREADOUTSTATE_FFd2 RST4n_Bsig<0> EXP34_ chip_comp/Datasig<11>
		 D_OEn_Bsig<0> EXP35_
PARTITION FB10_1 chip_comp/SimulData<0> chip_comp/ReceiveCommandComp/sr<9> chip_comp/ReceiveCommandComp/sr<8> chip_comp/ReceiveCommandComp/sr<7>
		 DAC_CSn_Bsig<0>$BUF2 DAC_CSn_Bsig<0>$BUF1 chip_comp/ReceiveCommandComp/sr<6> DAC_CSn_Bsig<0>$BUF0
		 chip_comp/ReceiveCommandComp/sr<5> DAC_CSn_Bsig<0> DAC_DINsig DAC_DINsig$BUF0
		 chip_comp/ReceiveCommandComp/sr<4> DAC_DINsig$BUF1 chip_comp/ReceiveCommandComp/sr<20> chip_comp/GenDataCounter<0>
		 DAC_DINsig$BUF2 chip_comp/ACLKsig_1
PARTITION FB11_1 chip_comp/Datasig<0> EXP36_ RCLK4_Bsig<0>$BUF2 chip_comp/Datasig<4>
		 RST4n_Bsig<1>
PARTITION FB11_10 D_OEn_Bsig<1> RCLK4_Bsig<0>$BUF1 RST4n_Bsig<2> EXP37_
		 D_OEn_Bsig<2> chip_comp/Datasig<2> EXP38_ RCLK4_Bsig<0>$BUF0
		 EXP39_
PARTITION FB12_7 chip_comp/SimulData<8> chip_comp/SimulData<6> chip_comp/SimulData<5> chip_comp/SimulData<4>
		 chip_comp/SimulData<3> chip_comp/SimulData<2> chip_comp/SimulData<1> chip_comp/SimulData<15>
		 chip_comp/SimulData<13> chip_comp/SimulData<12> chip_comp/SimulData<11> chip_comp/SimulData<10>
		
PARTITION FB13_1 EXP40_ RST4n_Bsig<3> EXP41_ chip_comp/Datasig<6>
		 EXP42_ EXP43_
PARTITION FB13_8 D_OEn_Bsig<3>
PARTITION FB13_11 RCLK4_Bsig<0> EXP44_ chip_comp/Datasig<3> DAC_DINsig$BUF8
		 DAC_DINsig$BUF9 EXP45_ DAC_DINsig$BUF7 chip_comp/Datasig<1>
		
PARTITION FB14_1 chip_comp/TimerRestCMD chip_comp/TimerInterval<2> ADCRSTsig chip_comp/TimerInterval<0>
		 chip_comp/StatusDataSel<4> chip_comp/StatusDataSel<3> chip_comp/StatusDataSel<2> chip_comp/StatusDataSel<0>
		 chip_comp/SamplingClock<0> chip_comp/GenDataCMD RESETnsig chip_comp/ENABLEn_BReg<3>
		 chip_comp/ENABLEn_BReg<2> RST_TIMERnsig chip_comp/DataPackageTXEn chip_comp/ACQENnB3Reg<3>
		 chip_comp/ACQENnB3Reg<2> chip_comp/RunningFlag
PARTITION FB15_1 chip_comp/GenDataDonesig DAC_CSn_Bsig<0>$BUF6 DAC_CSn_Bsig<0>$BUF5 chip_comp/GenDataCounter<9>
		 chip_comp/GenDataCounter<8> chip_comp/GenDataCounter<7> chip_comp/GenDataCounter<15> DAC_CSn_Bsig<0>$BUF4
		 chip_comp/GenDataCounter<14> DAC_CSn_Bsig<0>$BUF3 chip_comp/GenDataCounter<13> ENABLEn_Bsig<3>
		 chip_comp/GenDataCounter<12> ENABLEn_Bsig<2> ENABLEn_Bsig<1> chip_comp/GenDataCounter<11>
		 ENABLEn_Bsig<0> chip_comp/GenDataCounter<10>
PARTITION FB16_1 chip_comp/ENABLEn_BReg<1> chip_comp/ENABLEn_BReg<0> chip_comp/ACQENnB3Reg<1> chip_comp/ACQENnB3Reg<0>
		 chip_comp/ACQENnB2Reg<2> PT0sig chip_comp/ACQENnB2Reg<1> PT1sig
		 chip_comp/ACQENnB2Reg<0> DR0sig DR1sig TMODEsig
		 chip_comp/ACQENnB1Reg<2> chip_comp/ACQENnB1Reg<1> chip_comp/ACQENnB1Reg<0> chip_comp/ACQENnB0Reg<2>
		 chip_comp/ACQENnB0Reg<1> chip_comp/ACQENnB0Reg<0>